Dies Aliquanti

スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

PICを作ろう ,debug中 ~昼休みにまったり進めるプロジェクト~

全体の見直しというか、PICのデータブックを見ていて、リセット周りがちょっとマズいことがわかった(ちくしょー)。直す気にもなれず。

Veritakだが、nc-Verilogなどとのちょっとした動作の違いを発見した。Veritakの名誉のため書いておくが、バグではない。ただ、Verilogシミュレータというのは、「NCと同じ動作」を求められるところもあるのも事実。菅原システムさんに相談したところ、修正してくれるとのこと。大きな、EDAベンダと違ってすばらしいフットワーク.
一月半ほどVeritakをいじってみた範囲では、十分以上だ。多分、ICARSとかで悩むよりも、Basic版くらいの金額を払った方がいいと思う。特に、RTLで作業をする限りは、目だった非互換はないと思う。
昔、SILOSIIIを使ってたことがあるが、頭痛いことが結構あったことを思うと、すばらしい。そういえば、Simucadもいつの間にかSilvacoに買収されてしまったけど、今Silosはどうなんだろう?
----
 本日の御託
いきなり、秋になってしまった感じだ。やっと、庭の芝生の草取りをすこしやった。親指の握力がなくなるほど、かなり抜いたにもかかわらず、見た目は変化無し(涙)。



コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック

トラックバック URL
http://diesaliquanti.blog.fc2.com/tb.php/378-33f60eb2
この記事にトラックバックする(FC2ブログユーザー)

FC2Ad

まとめ

上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。