Dies Aliquanti

スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

VerlogでA/Dコンバータ、その3

A/Dコンバータの動作を少し考察してみます。
Integral
図は、積分器の出力を拡大してみたものです。右肩あがりの部分の傾きはC(Ein+1)、右肩さがりの部分では-C(Ein-1)となります。ただし、Cは積分器のゲインです。こうしてみると積分器のゲインは、どうでもいいことがわかります。現実の回路にする場合は、OpAmpの帰還ループにコンデンサを使うことになると思いますが、サンプリング周波数との兼ね合いで、飽和しないようにしておけばよさそうです。もっともコンパレータの感度も考慮しなければならないでしょう。いずれにしてもコンデンサはある程度誤差があっても直接A/D変換の精度には影響しなさそうです。

私なりにこのA/Dコンバーターの動作原理を考えてみます。ある程度長い期間(ここがポイントですね)の回路の動作を考えて見ます。右肩上がり、右肩下がりの区間、をそれぞれTa、Tbとします。最終的に積分器の出力は0で平衡するので、

C(Ein+1)×Ta=-C(Ein-1)×Tb

が成り立っているはずです。両辺をCで割って,

(Ein+1)×Ta=(-Ein+1)×Tb

さらに、両辺に(Ein+1)×Tbを加えると

(Ein+1)(Ta+Tb)=2Tb

両辺を(Ta+Tb)/2で割って左右を入れ替えると

Tb/(Ta+Tb)=Ein/2+1/2

Ta+Tbは今考察している積分期間そのものですから、Tb/(Ta+Tb)は全体に対する右肩下がりの期間の比を意味し、これが、Ein/2+1/2に等しいので、(+1/2はオフセットと考えれば)PWMとして入力に比例した値をとることなります。あとは、デシメーションフィルタで、任意のより低いサンプリング周波数で多ビット化すればよいわけです。
ん~、セルフノイズシェイピングの機能に関しては考察がありませんね(苦笑)。まあ、私なりに納得できたのでいいことにしましょう。

ちょっと脱線ですが、昔懐かしい2重積分式のA/Dコンバータ(今でもテスターとかに使われているはずです)に通じるものがありますね。
---
本日の御託
家内と一緒に、「コールドストーン」に行ってみた。多少行列していたが、割と回転は速くメニューを見ているうちに先頭へ。家内は、モンキーバイツ、私はファウンダーズ・フェイバリットにした。いかにもアメリカ人好みの味だが、かなりおいしいと思う。
おいしいアイスクリームに、おいしいナッツや、おいしいチョコレートキャンデーを追加すればおいしくない筈がない、という発想は「お好み焼き」的ではある・・・。(でもちょっと高価)



コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック

トラックバック URL
http://diesaliquanti.blog.fc2.com/tb.php/407-37012e79
この記事にトラックバックする(FC2ブログユーザー)

FC2Ad

まとめ

上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。